數(shù)字邏輯 第一章 作業(yè)參考答案

《數(shù)字邏輯 第一章 作業(yè)參考答案》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字邏輯 第一章 作業(yè)參考答案（15頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、【精品文檔】如有侵權(quán)，請聯(lián)系網(wǎng)站刪除，僅供學(xué)習(xí)與交流 第一章 第二章 第三章 第四章 第五章 第六章 第七章 數(shù)字邏輯 第一章 作業(yè)參考答案 .....精品文檔...... 第八章 數(shù)字邏輯基礎(chǔ) 作業(yè)及參考答案 （2008.9.25） P43 1-11 已知邏輯函數(shù)，試用真值表、卡諾圖和邏輯圖表示該函數(shù)。 解：（1）真值表表示如下： 輸 入 輸出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

2、 0 A BC （2）卡諾圖表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡諾圖可得 ＝ （3）邏輯圖表示如下： 1-12 用與非門和或非門實(shí)現(xiàn)下列函數(shù)，并畫出邏輯圖。 解：（1） （2） 題1-12 (1) 題1-12 (2) 1-14 利用公式法化簡下列函數(shù)為最簡與或式。 解：（2） 解（3） 解（5） P44 1-15利用卡諾圖化簡下列函數(shù)為最簡與或式。 解：（3） 方法1： AB CD 00 01 1

3、1 10 00 1 1 0 1 01 1 1 1 0 11 0 1 1 1 10 1 1 1 1 的卡諾圖 AB CD 方法2： 00 01 11 10 00 0 0 1 0 01 0 0 0 1 11 1 0 0 0 10 0 0 0 0 的卡諾圖 解（5） AB CD 00 01 11 10 00 1 0 0 1 01 0 1 0 1 11 1

4、0 1 1 10 1 0 0 1 1-16（1） 解：畫出函數(shù)F的卡諾圖如下： AB CD 00 01 11 10 00 × × × 1 01 1 0 0 1 11 0 1 × 1 10 0 1 × 0 經(jīng)化簡可得 1-16（3） 解：畫出函數(shù)F的卡諾圖如下： AB CD 00 01 11 10 00 1 × × × 01 0 0 0 0 11 0 1 1 1 10 0 × × × 經(jīng)化簡可得 1-18 （1）

5、 解：畫出函數(shù)Y、Z的卡諾圖如下： A BC 00 01 11 10 0 0 0 1 由卡諾圖可知： 0 1 0 1 1 1 Y的卡諾圖A BC 00 01 11 10 0 1 1 0 1 1 1 0 0 0 Z的卡諾圖 1-18（2） 解： AB CD 00 01 11 10 00 0 0 1 0 01 0 0 1 0 11 1 1 1 1 10 0 0 1 0 由卡諾圖可知：

6、 Y的卡諾圖 AB CD 00 01 11 10 00 0 0 1 0 01 0 0 1 0 11 1 1 1 1 10 0 0 1 0 Z的卡諾圖 1-19 已知A、B、C、D是一個十進(jìn)制數(shù)X的8421BCD碼，當(dāng)X為奇數(shù)時，輸出Y為1，否則Y為0。請列出該命題的真值表，并寫出輸出邏輯函數(shù)表達(dá)式。 （1）不考慮無關(guān)項(xiàng)的情況下，輸出邏輯函數(shù)表達(dá)式為： （2）考慮無關(guān)項(xiàng)的情況下，輸出邏輯函數(shù)表達(dá)式為： ＝D 函數(shù)卡諾圖如下： 00 01 11

7、10 00 0 1 1 0 10 0 1 1 0 11 × × × × 10 0 1 × × 解：該命題的真值表如下： 輸 入 輸出 A B C D F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 × 1 0 1 1 × 1 1 0 0

8、 × 1 1 0 1 × 1 1 1 0 × 1 1 1 1 × 1-20 已知下列邏輯函數(shù)，試用卡諾圖分別求出Y1+Y2和Y1·Y2，并寫出邏輯函數(shù)表達(dá)式。 （1） 解：分別畫出Y1、Y2的卡諾圖如下： A BC 00 01 11 10 0 1 0 0 1 1 1 0 0 0 Y1的卡諾圖 A BC 00 01 11 10 0 1 1 0 0 1 0 1 1 0 Y2的卡諾圖 將Y1、Y2卡諾圖中對應(yīng)最小項(xiàng)相或，得到

9、Y1+Y2的卡諾圖如下： A BC 00 01 11 10 0 1 1 0 1 1 1 1 1 0 Y1+Y2的卡諾圖 由此可得 。 將Y1、Y2卡諾圖中對應(yīng)最小項(xiàng)相與，得到Y(jié)1·Y2的卡諾圖如下： A BC 00 01 11 10 0 1 0 0 0 1 0 0 0 0 Y1·Y2的卡諾圖 由此可得到 （2） 解：分別畫出Y1、Y2的卡諾圖如下： AB CD 00 01 11 10 00 1 0 0

10、 0 01 1 1 1 0 11 0 1 1 0 10 0 0 0 0 Y1的卡諾圖 AB CD 00 01 11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 0 10 1 0 0 1 Y2的卡諾圖 將Y1、Y2卡諾圖中對應(yīng)最小項(xiàng)相或，得到Y(jié)1+Y2的卡諾圖如下： AB CD 00 01 11 10 00 1 0 0 0 01 1 1 1 0 11

11、0 1 1 0 10 1 0 0 1 Y1+Y2的卡諾圖 由此可得到 將Y1、Y2卡諾圖中對應(yīng)最小項(xiàng)相與，得到Y(jié)1·Y2的卡諾圖如下： AB CD 00 01 11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 0 10 0 0 0 0 Y1·Y2的卡諾圖 由此可得到 第二章 邏輯門電路 作業(yè)及參考答案 2-5 圖2-74所示邏輯門均為CMOS門電路，二極管均為硅管。試分析各電路的邏輯功能，寫出輸出F

12、1~F4的邏輯表達(dá)式。 （a） （b） （C） （D） 解： （a） （b） （c） （d） P93： 2-6 上題中使用的擴(kuò)展功能的方法能否用于TTL門電路？試說明理由。 答：（a）不可以。如果VDD改為5V即可。 （b）不可以。100kΩ大于開門電阻RON，所以當(dāng)CDE均為低電平時，或非門最下方的輸入端仍然為高電平。 （c）可以，F(xiàn)3輸出高電平電壓為3.6V-0.7V=2.9V。

13、 （d）不可以。如果VDD改為5V即可。 2-8 根據(jù)圖2-76（a）所示TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端敷在特性，求出圖2-76（b）中的輸出電壓v01～v07的大小。 解： P94： 2-10 用OC與非門實(shí)現(xiàn)的電路如圖2-78所示，分析邏輯功能，寫出邏輯表達(dá)式。 圖2-78 解： P95： 2-13 已知門電路及其輸入A、B的波形如圖2-81所示，試分別寫出輸出F1~F5的邏輯函數(shù)表達(dá)式，并畫出它們的波形圖。 解：分別列出F1~F5函數(shù)表達(dá)式如下： 然后畫出F1~F5的波形圖如下： A B F1 F2 F3

14、 F4 F5 2-16 由TTL門和CMOS門構(gòu)成的電路如圖2-84所示，試分別寫出邏輯表達(dá)式或邏輯值。 解： P96： 2-17 已知發(fā)光二極管導(dǎo)通時的電壓降約為2.0V，正常發(fā)光時需要約5mA的電流。當(dāng)發(fā)光二極管如圖2-85那樣連接時，試確定上拉電阻R的電阻值。 解：（忽略門電路輸出低電平VOL） 第三章 邏輯門電路 作業(yè)及參考答案 （2008.10.15、16） P151： 3-3 試說明圖3-36所示兩個邏輯電路圖的邏輯功能相同嗎？ （a） （b） 解： （a）

15、 （b） 根據(jù)（a）（b）兩式表明兩個邏輯電路圖的邏輯功能相同 P151： 3-4 試分析圖3-64所示電路邏輯功能。圖中G1、G 0為控制端。A、B為輸入端。要求寫出G1、G 0四種取值下的F表達(dá)式。 解： 當(dāng)G1＝0、G 0＝0時： 當(dāng)G1＝0、G 0＝1時： 當(dāng)G1＝1、G 0＝0時： 當(dāng)G1＝1、G 0＝1時： 3-8 使用與非門設(shè)計(jì)一個數(shù)據(jù)選擇電路。S1、S0選擇端，A、B為數(shù)據(jù)輸入端。數(shù)據(jù)選擇電路的功能見表3-29。數(shù)據(jù)選擇電路可以反變量輸入。 表3-29 功能表 S1 S0 F 0 0 F1=AB 0 1 F2

16、=A+B 1 0 F3= 1 1 F4= 解：(1) 根據(jù)題意列出真值表如下 S1 S0 A B F1 F2 F3 F4 S1 S0 A B F1 F2 F3 F4 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 1 1 0 0 0 1 0 1 1 0 0 0 0 0

17、 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 0 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 0 (2) 根據(jù)真值表列出F的邏輯表達(dá)式： (3)根據(jù)邏輯表達(dá)式畫出邏輯電路如下圖所示： P153: 3-11 現(xiàn)有四臺設(shè)備，每臺設(shè)備用電均為10kW。若這四臺設(shè)備用F1、F2兩臺發(fā)電機(jī)供電，其中F1的功率為10kW

18、，F(xiàn)2的功率為20kW。而四臺設(shè)備的工作情況是：四臺設(shè)備不可能同時工作，但至少有一臺工作。設(shè)計(jì)一個供電控制電路，已達(dá)到節(jié)電之目的。 解：四臺設(shè)備分別用A、B、C、D表示，設(shè)備工作表示為“1”，否則表示為“0”； 兩臺兩臺發(fā)電機(jī)用F1、F2表示，工作表示為“1”，否則表示為“0”。 (1) 根據(jù)題意列出真值表如下 A B C D F1 F2 A B C D F1 F2 0 0 0 0 × × 1 0 0 0 1 0 0 0 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1

19、0 0 1 0 0 1 1 0 1 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 × × 00 01 11 10 00 × 0 1 0 01 0 1 1 1 11 1 1 × 1 10 0 1 1 1 2的卡諾圖 00 01 11 10

20、00 × 1 0 1 01 1 0 1 0 11 0 1 × 1 10 1 0 1 0 1的卡諾圖 AB CD AB CD （2）根據(jù)真值表畫F1、F2的卡諾圖如下 （3）由卡諾圖得： (4) 根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路圖如下。 方法1：用與或門實(shí)現(xiàn)如下： 方法1：用與或門實(shí)現(xiàn) 方法2：用譯碼器和與非門實(shí)現(xiàn) P153：3-12 試用低電平有效的74LS138譯碼器和邏輯門設(shè)計(jì)一組合邏輯電路。該電路輸入X和輸出F均為3位二進(jìn)制數(shù)。兩者之間的關(guān)系如下： 2 ≤ X ≤ 5時 F = X + 2 X ＜ 2 時

21、 F = 1 X ＞ 5 時 F = 0 解：（1）根據(jù)上述兩數(shù)的關(guān)系可得真值表如下： X2 X1 X0 F2 F1 F0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 （2）由真值表得到邏輯函數(shù)表達(dá)式： （3）根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路圖如下： P154: 3-24 試用8選1數(shù)據(jù)選擇器CD4512和必要的

22、門電路設(shè)計(jì)一個4位二進(jìn)制碼偶校驗(yàn)的校驗(yàn)碼產(chǎn)生電路。 解：（1）4位二進(jìn)制碼偶校驗(yàn)的校驗(yàn)碼產(chǎn)生電路的真值表如下： A B C D F A B C D F 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0

23、 1 1 1 1 1 1 1 1 0 （2）其邏輯函數(shù)表達(dá)式： （3）將變量A、B、C分別與CD4512的S2、S1、S0連接，作為校驗(yàn)碼產(chǎn)生電路輸入變量高3位，最低位變量D根據(jù)函數(shù)表達(dá)式使用CD4512的8個輸入端I0～I(xiàn)7，并用一個非門獲得D的反變量，獲得邏輯電路圖如下。 P165： 3-26 用與非門設(shè)計(jì)一個多功能運(yùn)算電路。功能如表3-31所示。 S S S F 0 0 0 1 0 0 1 A+B 0 1 0 0 1 1 1 0 0 1 0 1 AB 1 1 0 1 1 1 0 解

24、：（1）列出F各函數(shù)的與或表達(dá)式如下表： A+B A+B AB AB （2）列真值表 S2 S1 S0 A B F 0 0 0 X X 1 0 0 1 0 0 0 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 1 0 0

25、0 0 1 0 1 0 0 1 1 1 1 1 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 X X 0 （3）列邏輯表達(dá)式 （4）用與非門設(shè)計(jì)邏輯電路圖如下： 用8選1數(shù)據(jù)選擇器和門電路設(shè)計(jì)的邏輯電路圖如下 P155： 3-27 試分析圖3-69電路中當(dāng)A、B、C、D單獨(dú)一個改變狀態(tài)時是否存在競爭-冒險(xiǎn)現(xiàn)象，那么發(fā)生在其它變量為何值的情況？ 解：根據(jù)圖3-69電路可知Y的邏輯表達(dá)式為： 當(dāng) 因此，上述8種情況均有可能產(chǎn)生競爭-冒險(xiǎn)現(xiàn)象。 附加題：應(yīng)增加哪些冗余項(xiàng)才能消除競爭冒險(xiǎn)現(xiàn)象？ 將圖3-6

26、9電路的邏輯關(guān)系用卡諾圖表示，從卡諾圖中也可看出4個卡諾圈共有8處相切的地方如下圖（a）所示。為了消除競爭冒險(xiǎn)現(xiàn)象，可增加圖（b）中3個藍(lán)色的卡諾圈，其邏輯表達(dá)式改為 00 01 11 10 00 0 0 1 1 01 1 1 1 1 11 1 1 0 1 10 0 1 1 1 (b)加上冗余項(xiàng)后Y的卡諾圖 00 01 11 10 00 0 0 1 1 01 1 1 1 1 11 1 1 0 1 10 0 1 1 1 （a）Y的卡諾圖 AB CD AB CD 修

27、改后的邏輯電路圖如下： 第四章 4-5 圖4-105所示是用CMOS邊沿觸發(fā)器和或非門組成的脈沖分頻器。試畫出在一系列CP脈沖作用下Q1、Q2和F的輸出電壓波形。設(shè)觸發(fā)器的初始狀態(tài)皆為0。 （a） 2同步電路 （b）異步電路 圖4-105 習(xí)題4-5圖 解：(a) (b) CP1 Q1 F2 Q2 CP2 CP1 Q1 F1 Q2 4-7 試分析圖4-106所示時序邏輯電路的邏輯

28、功能，寫出電路的驅(qū)動方程，狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動。 圖4-106 解：（1）電路的驅(qū)動方程： （2）電路狀態(tài)方程： （3）電路輸出方程： （4）列出狀態(tài)轉(zhuǎn)換真值表 輸入 現(xiàn)態(tài) 驅(qū)動 次態(tài) 輸出 X Q2 Q1 D2 D1 Q2 n+1 Q1n+1 F 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1

29、0 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0 （5）畫出狀態(tài)轉(zhuǎn)換圖 00 01 11 10 1/1 1/0 1/0 0/0 （6）由狀態(tài)轉(zhuǎn)換圖可知，該電路可實(shí)現(xiàn)自啟動功能。 P223 4-10 已知時序電路4-109所示。試分析該電路在C=1和C=0時電路邏輯功能。 解：（1）由圖5-27列出驅(qū)動方程和狀態(tài)方程 C=1時，實(shí)現(xiàn)加法計(jì)數(shù)： C=0時，實(shí)現(xiàn)減法計(jì)數(shù)： （2

30、）根據(jù)狀態(tài)列狀態(tài)轉(zhuǎn)換表如下 C C 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1

31、 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 （3）分析邏輯功能 由狀態(tài)轉(zhuǎn)換表可知，該電路為同步二進(jìn)制可逆計(jì)數(shù)器。C＝1時，實(shí)現(xiàn)加法計(jì)數(shù)器；C=0時，實(shí)現(xiàn)減法計(jì)數(shù)器。根據(jù)上述公式計(jì)算得加法計(jì)數(shù)狀態(tài)（C＝1）和減法計(jì)算狀態(tài)（C＝0）轉(zhuǎn)換表，如表2所示。 P224 4-13 用D觸發(fā)器和門電路設(shè)計(jì)1個同步十一進(jìn)制加法計(jì)數(shù)器，并檢查設(shè)計(jì)的電路能否自啟動。 解：（1）根據(jù)同步11進(jìn)制計(jì)數(shù)器需選4個D觸發(fā)器，其狀態(tài)轉(zhuǎn)換圖如圖4所示： 圖4 （2）根據(jù)狀態(tài)轉(zhuǎn)換圖列出次態(tài)卡諾圖： 00 01 11 1

32、0 00 0001/0 0010/0 0100/0 0011/0 01 0101/0 0110/0 1000/0 0111/0 11 xxxx/0 xxxx/0 xxxx/0 xxxx/0 10 1001/0 1010/0 xxxx/0 0000/1 由Q3的卡諾圖得： 由Q1的卡諾圖得： （3）根據(jù)次態(tài)卡諾圖得到狀態(tài)方程： 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 x x x x 10 1 1 x 0 由Q4的卡諾圖得： 00 01 1

33、1 10 00 0 1 0 1 01 0 1 0 1 11 x x x x 10 0 1 x 0 由Q2的卡諾圖得： 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 x x x x 10 0 0 x 1 由F的卡諾圖得： （4）根據(jù)D觸發(fā)器的特征方程得出驅(qū)動方程： （5）根據(jù)驅(qū)動方程畫出邏輯電路如圖5所示。 圖5 十一進(jìn)制計(jì)數(shù)器電路圖 （6）驗(yàn)證設(shè)計(jì)的正確性： 將0000作為初狀態(tài)，代入狀態(tài)方程中依次計(jì)算次態(tài)值如下表所列。 CP F 1 2

34、3 4 5 6 7 8 9 10 11 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0

35、 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 （7）檢查自啟動功能：由上表可得電路能進(jìn)入有效循環(huán)態(tài)，因此能自啟動。 P224 4-19 圖4-114所示電路是由兩片同步十進(jìn)制計(jì)數(shù)器741

36、60組成的計(jì)數(shù)器，試分析是多少進(jìn)制計(jì)數(shù)器，兩片之間是幾進(jìn)制。 圖4-114 解：U1構(gòu)成M=10（0～9）的十進(jìn)制計(jì)數(shù)器，U2和非門構(gòu)成M＝9（1～9）計(jì)數(shù)器，U1、U2共用一個時鐘CP，U1的進(jìn)位輸出與U2的計(jì)數(shù)使能端ENP和ENT連接在一起；因此，當(dāng)U1輸入第9個脈沖時，U1的進(jìn)位RCO輸出為1，第10個脈沖到來時，U2計(jì)數(shù)值加1，U1復(fù)位為0。當(dāng)計(jì)數(shù)輸出等于90時，下一個脈沖到來時U1、U2的輸出均為0001，其中U1屬于自然計(jì)數(shù)從0～1，U2則是進(jìn)位RCO輸出經(jīng)過非門反相產(chǎn)生置數(shù)有效電平加至LOAD端，使輸入端預(yù)置的0001送至輸出端。因此該計(jì)數(shù)器的計(jì)數(shù)范圍為11～90，即該計(jì)數(shù)器屬于M = 80的計(jì)數(shù)器。