計(jì)算機(jī)組成原理煙臺(tái)大學(xué)2008～2009 學(xué)年第二學(xué)期

《計(jì)算機(jī)組成原理煙臺(tái)大學(xué)2008～2009 學(xué)年第二學(xué)期》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理煙臺(tái)大學(xué)2008～2009 學(xué)年第二學(xué)期（4頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、 煙臺(tái)大學(xué)2008～2009 學(xué)年第二學(xué)期 計(jì)算機(jī)組成與體系結(jié)構(gòu)試卷A 考試時(shí)間為120分鐘 一．選擇題（每題2分，共計(jì)30分） 1. 假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是______。 A、11001011 B、11010110 C、11000000 D、11001000 2. 在定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)______來(lái)實(shí)現(xiàn) A 原碼運(yùn)算的二進(jìn)制減法器 B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器 C 補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器 3. 在機(jī)器數(shù)中

2、, __________的零的表示形式是唯一的。 A、原碼 B、補(bǔ)碼 C、反碼 D、原碼和反碼 4. 在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是________ A、運(yùn)算過(guò)程中最高位產(chǎn)生了進(jìn)位或借位 B、參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍 C、運(yùn)算的結(jié)果超出了機(jī)器的表示范圍 D、寄存器的位數(shù)太少，不得不舍棄最低的有效位 5. 某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)_____。 A、 64，16 B、 16，64 C、 64，8

3、 D、 16，16 6. 某計(jì)算機(jī)字長(zhǎng)16位，它的存儲(chǔ)容量為64KB，若按字編址，那么它的尋址范圍是________。 A、64K B、32K C、64KB D、32KB 7. 相聯(lián)存儲(chǔ)器是指按______進(jìn)行尋址的存儲(chǔ)器。 A、地址指定方式 B、堆棧存取方式 C、內(nèi)容指定方式 D、地址指定方式與堆棧存取方式結(jié)合 8. 采用虛擬存儲(chǔ)器的目的是______。 A、提高主存儲(chǔ)器的存取速度 B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度 C、提高外存儲(chǔ)器的存取速度 D

4、、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間 9. 下面描述RISC指令系統(tǒng)中基本概念不正確的句子是______。 A. 選取使用頻率高的一些簡(jiǎn)單指令，指令條數(shù)少 B. 指令長(zhǎng)度固定 C. 指令格式種類多，尋址方式種類多 D. 只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器 10. 以下敘述中正確描述的句子是：______。 A、 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作 B、 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作 C、 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作 D、 以上全不正確 11. 計(jì)算機(jī)操作的最

5、小時(shí)間單位是_____________。 A、時(shí)鐘周期 B、指令周期 C、CPU周期 D、微指令周期 12. 在集中式總線仲裁中，______方式對(duì)電路故障最敏感。 A、鏈?zhǔn)讲樵? B、計(jì)數(shù)器定時(shí)查詢 C、獨(dú)立請(qǐng)求 D、以上三種相同 13．CRT的分辨率為1024*1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為_(kāi)_____。 A、512KB B、1MB C、256KB D、2MB 14.中斷允許觸發(fā)器用來(lái)_________。 A、表示外設(shè)是否提出中斷請(qǐng)求

6、 B、CPU是否響應(yīng)了中斷請(qǐng)求 C、CPU是否正在進(jìn)行中斷處理 D、開(kāi)放或關(guān)閉可屏蔽中斷 15.為了便于實(shí)現(xiàn)多級(jí)中斷，保護(hù)現(xiàn)場(chǎng)信息最有效的方法是采用：______。 A、 通用寄存器 B、 軟磁盤 C、 外存 D、 堆棧 二．簡(jiǎn)答題（每題5分，共計(jì)20分） 1． CPU中包括哪幾種寄存器？分別說(shuō)明其作用。 2． 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）。 （1）、操作數(shù)在寄存器中，為_(kāi)__________尋址方式。 （2）、操作數(shù)地址在寄存器中，為_(kāi)__________尋址方式。 （3）、操作數(shù)地址（主存）在指令中，

7、為_(kāi)__________尋址方式。 （4）、操作數(shù)在指令中，為_(kāi)__________尋址方式。 （5）、操作數(shù)地址為某一寄存器內(nèi)容與位移量之和，可以是_______________________尋址方式。 3． 采用流水線技術(shù)的計(jì)算機(jī)在流水處理過(guò)程中，會(huì)出現(xiàn)哪三種相關(guān)沖突？簡(jiǎn)述各沖突的主要特征。 4． 主存與cache的地址映射有哪幾種方式？簡(jiǎn)述每種方式的特點(diǎn)。 三、 計(jì)算題（共25分） 1、（7分）x=0.1001 y=0.1100用補(bǔ)碼運(yùn)算方法求x+y=？，x-y=?，并用雙符號(hào)位判斷結(jié)果是否溢出。 2、(8分)CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3

8、800次，主存完成存取的次數(shù)為200次。已知cache存取周期為50ns，主存存取周期為250ns。求： ⑴. Cache 命中率H。 ⑵．Cache/主存系統(tǒng)的訪問(wèn)效率e。 3、用一臺(tái)時(shí)鐘頻率為40MHz的處理機(jī)執(zhí)行標(biāo)準(zhǔn)測(cè)試程序，程序含有的各類指令條數(shù)和各類指令的平均時(shí)鐘周期數(shù)如下表所示。 指令類型 指令類型 平均時(shí)鐘周期數(shù) 整型運(yùn)算 45000 1 數(shù)據(jù)傳送 32000 2 浮點(diǎn)運(yùn)算 15000 4 控制傳送 8000 2 求測(cè)試程序的CPI、MIPS和執(zhí)行時(shí)間。（10分） 四、 設(shè)計(jì)題（25分） 1、(8分)某機(jī)

9、采用微程序控制方式，采用水平型編碼控制的微指令格式，后繼微指令地址采用斷定方式，微指令字長(zhǎng)29位，共有微命令52個(gè)，構(gòu)成5個(gè)相斥類，各包含4個(gè)、5個(gè)、8個(gè)、15個(gè)和20個(gè)微命令，已知可判定的外部條件有CY和ZF兩個(gè)。試問(wèn)： ⑴. 設(shè)計(jì)出微指令的具體格式； ⑵. 控制存儲(chǔ)器的容量應(yīng)為多少？ 2、(9分)有一個(gè)1024K×32位的存儲(chǔ)器，由128K×8位的DRAM芯片構(gòu)成。問(wèn)： ⑴. 總共需要多少DRAM芯片？ ⑵. 設(shè)計(jì)此存儲(chǔ)體組成框圖。 ⑶. 采用異步刷新方式，如單元刷新間隔不超過(guò)8ms，則刷新信號(hào)周期為多少？ 3、（8分）下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路。IR偽指

10、令寄存器,PC為程序計(jì)數(shù)器，M為主存（受讀寫信號(hào)控制），AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)有符號(hào)的表示有控制信號(hào)，例如Yi表示Y寄存器的輸入控制信號(hào)，Yo為寄存器Y的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。 畫出取數(shù)指令"LDA (R3) ，R0 "的指令周期流程圖，其含義是將寄存器R3為地址的主存單元的內(nèi)容取至寄存器R0中。標(biāo)出各微操作信號(hào)序列。 答案： 一. 選擇題（每小題2分，共30分） 1——5 C D B C D 6——10 B C B C A 1

11、1——15 A A B A D 二. 簡(jiǎn)答題（每題4分，共20分） 1． 答：：CPU有以下寄存器： （1） 指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。 （2） 程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。 （3） 地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。 （4） 緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 <3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。 （5）

12、 通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。 （6） 狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條 件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。 2．（1）、寄存器 （2）、寄存器間接 （3）、直接 （4）、立即 （5）、基址尋址、變址尋址、相對(duì)尋址 3. 答： 資源相關(guān)：指多條指令進(jìn)入流水線后在同一機(jī)器周期內(nèi)爭(zhēng)用同一個(gè)功能部件所發(fā)生的沖突。 數(shù)據(jù)相關(guān)：在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢

13、后，才能執(zhí)行后一條指令，即后面的指令需要前一條指令的運(yùn)行結(jié)果，那么這兩條指令就是數(shù)據(jù)相關(guān)的。 控制相關(guān)：有轉(zhuǎn)移指令引起的沖突。當(dāng)執(zhí)行轉(zhuǎn)移指令時(shí)，由于程序可能轉(zhuǎn)移到新的目標(biāo)地址，而不是順序執(zhí)行，而是流水線發(fā)生斷流。 4. 答：主存與cache的地址映射有全相聯(lián)、直接和組相聯(lián)三種映射方式。 全相聯(lián)映射方式：可以使主存的一個(gè)塊直接拷貝到cache中的任一行，非常靈活。但比較器電路難于設(shè)計(jì)和實(shí)現(xiàn)。 直接映射方式：沒(méi)有全相聯(lián)映射方式靈活。優(yōu)點(diǎn)是硬件簡(jiǎn)單，成本低。 組相聯(lián)映射方式：適度地兼顧了前兩者的優(yōu)點(diǎn)有盡量避免了二者的缺點(diǎn)。主存的一個(gè)塊只能拷貝到cache中的一組特定的行。 三

14、． 計(jì)算題（共25分） 解：1.（7分） [x]補(bǔ)= 00.1001 [x]補(bǔ)= 00.1001 + [y]補(bǔ)= 00.1100 + [-y]補(bǔ)=11.0100 [x+y]補(bǔ)=01.0101 [x-y]補(bǔ)=11.1101 因?yàn)殡p符號(hào)位相異結(jié)果發(fā)生溢出， 所以 x-y=-0.0011 無(wú)溢出。 2.（共8分） 解： ⑴. 命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) =

15、0.95； （3分） ⑵. 主存慢于cache的倍率 ：r = Tm / Tc = 250ns / 50ns = 5； （4分） 訪問(wèn)效率 ：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3%； 3.（10分）CPI=(45000*1+32000*2+15000*4+8000*2)/(45000+32000+15000+8000)=1.85 MIPS=40*106/(1.85*106)=21.62 執(zhí)行時(shí)間T=(45000*1+32000*2+15000*4+8000*

16、2)/( 40*106)=4.625*10-3 四． 設(shè)計(jì)題（25分） 1.（共8分）解： ⑴. （控制字段分析3分，判別字段1分，下址字段1分。） 根據(jù)題意可知，微指令的基本結(jié)構(gòu)如下圖所示，其中控制字段和判別測(cè)試字段采用編碼表示法，則控制字段的長(zhǎng)度為：3+3+4+4+5=19；判別測(cè)試字段的長(zhǎng)度為：2。則下址字段長(zhǎng)度為：29-19-2=8。 (2) 2.（共9分） 解：(1) 3分 (2) 4分 (3)如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0-A8，因此這一行上的256個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的異步刷新方式。 2分 3、（8分） R30, G, ARi R/ =R DR0, G, R0i PC->AR M->DR DR->IR R3->AR M->DR DR->R0