《微電子學(xué)Chap03》由會(huì)員分享，可在線閱讀，更多相關(guān)《微電子學(xué)Chap03（48頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。
1、北京大學(xué),大規(guī)模集成電路基礎(chǔ),基于研究的集成電路某分類(lèi)方法,VLSI,ASIC,SOC,FPGA與CPLD,3.1半導(dǎo)體集成電路概述,集成電路（Integrated Circuit，IC）,芯片（Chip,Die）,硅片（Wafer）,集成電路的成品率：,Y=,硅片上好的芯片數(shù),硅片上總的芯片數(shù),100%,成品率的檢測(cè)，決定工藝的穩(wěn)定性，成品率對(duì)集成電路廠家很重要,集成電路發(fā)展的原動(dòng)力：不斷提高的性能/價(jià)格比,集成電路發(fā)展的特點(diǎn)：性能提高、價(jià)格降低,集成電路的性能指標(biāo)：,集成度,速度、功耗,特征尺寸,可靠性,主要途徑：縮小器件的特征尺寸,增大硅片面積,功耗 延遲積,集成電路的關(guān)鍵技術(shù)：光刻技術(shù)
2、(DUV深紫外波段(DUV)光刻技術(shù)),縮小尺寸：0.250.18,m,m,增大硅片：8英寸12英寸,亞0.1,m,m：一系列的挑戰(zhàn)，,亞50nm：關(guān)鍵問(wèn)題尚未解決,新的光刻技術(shù)：,EUV（極紫外光刻）,SCAPEL(Bell Lab.的E-Beam),X-ray,集成電路的制造過(guò)程：,設(shè)計(jì) 工藝加工 測(cè)試 封裝,定義電路的輸入輸出（電路指標(biāo)、性能）,原理電路設(shè)計(jì),電路模擬(SPICE),布局(Layout),考慮寄生因素后的再模擬,原型電路制備,測(cè)試、評(píng)測(cè),產(chǎn)品,工藝問(wèn)題,定義問(wèn)題,不符合,不符合,集成電路產(chǎn)業(yè)的發(fā)展趨勢(shì)：,獨(dú)立的設(shè)計(jì)公司（Design House）,獨(dú)立的制造廠家（標(biāo)準(zhǔn)的F
3、oundary）,集成電路類(lèi)型：數(shù)字集成電路、模擬集成電路,數(shù)字集成電路基本單元：開(kāi)關(guān)管、反相器、組合邏輯門(mén),模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等,3.2 雙極集成電路基礎(chǔ),有源元件：,雙極晶體管,無(wú)源元件：電阻、電容、電感等,雙極數(shù)字集成電路,基本單元：邏輯門(mén)電路,雙極邏輯門(mén)電路類(lèi)型：,電阻,-,晶體管邏輯,(RTL),二極管,-,晶體管邏輯,(DTL),晶體管,-,晶體管邏輯,(TTL),集成注入邏輯,(I,2,L),發(fā)射極耦合邏輯,(ECL),雙極模擬集成電路,一般分為：,線性電路（輸入與輸出呈線性關(guān)系）,非線性電路,接口電路：如A/D、D/A、電平位移電路等,3.3
4、MOS集成電路基礎(chǔ),基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu),基本電路結(jié)構(gòu)：CMOS,雙極型集成電路,數(shù)字電路指標(biāo)參數(shù),電壓等級(jí),輸出擺幅,速度,功耗,噪聲容限,噪聲容限,噪聲容限：在前一極輸出為最壞的,情況,下,為保證后一極正常,工作,.所允許的最大,噪聲,幅度.噪音容限UNL、UNH,抗飽和TTL,ECL電路,ECL電路是射極耦合邏輯（Emitter Couple Logic）集成電路的簡(jiǎn)稱(chēng) 與TTL電路不同，ECL電路的最大特點(diǎn)是其基本門(mén)電路工作在非飽和狀態(tài) 所以，ECL電路的最大優(yōu)點(diǎn)是具有相當(dāng)高的速度 這種電路的平均延遲時(shí)間可達(dá)幾個(gè)毫微秒甚至亞毫微秒數(shù)量級(jí) 這使得ECL集成電路在高速和超高速數(shù)字系
5、統(tǒng)中充當(dāng)無(wú)以匹敵的角色,ECL 集成電路的基本門(mén)為一差分管對(duì)，其電路 形式如圖所示：,圖中 第I部分為基本門(mén)電路，完成“或/或非”功能；,第II部分為射級(jí)跟隨器，完成輸出及隔離功能；,第III部分為基準(zhǔn)源電路具有溫度補(bǔ)償功能。,在正常工作狀態(tài)下，ECL電路中的晶體管是工作于線性區(qū)或截止區(qū)的。因此，ECL集成電路被稱(chēng)為非飽和型。ECL電路的邏輯擺幅較?。▋H約0.8V，而TTL的邏輯擺幅約為2.0V），當(dāng)電路從一種狀態(tài)過(guò)渡到另一種狀態(tài)時(shí)，對(duì)寄生電容的充放電時(shí)間將減少，這也是ECL電路具有高開(kāi)關(guān)速度的重要原因。但邏輯擺幅小，對(duì)抗干擾能力不利。由于單元門(mén)的開(kāi)關(guān)管對(duì)是輪流導(dǎo)通的，對(duì)整個(gè)電路來(lái)講沒(méi)有“截止
6、”狀態(tài)，所以單元電路的功耗較大。從電路的邏輯功能來(lái)看，ECL集成電路具有互補(bǔ)的輸出，這意味著同時(shí)可以獲得兩種邏輯電平輸出，這將大大簡(jiǎn)化邏輯系統(tǒng)的設(shè)計(jì)。ECL集成電路的開(kāi)關(guān)管對(duì)的發(fā)射極具有很大的反饋電阻，又是射極跟隨器輸出，故這種電路具有很高的輸入阻抗和低的輸出阻抗。射極跟隨器輸出同時(shí)還具有對(duì)邏輯信號(hào)的緩沖,I,2,L電路,I2L電路采用PNP橫向晶體管作為恒流源。橫向晶體管是指PNP或NPN晶體管的發(fā)射區(qū)、基區(qū)、集電區(qū)是沿芯片的平面方向分布，即從發(fā)射極到集電極的電流是在芯片內(nèi)橫向流動(dòng)。硅雙極型集成電路主要用 NPN晶體管構(gòu)成。在以 NPN晶體管為主體的,集成電路,中，如需要兼用PNP晶體管時(shí)，
7、其方法之一是制作橫向PNP晶體管。橫向PNP晶體管制作簡(jiǎn)單，能與NPN晶體管工藝兼容，不增加工序。在擴(kuò)散NPN晶體管基區(qū)的同時(shí)，即可制作橫向PNP晶體管的發(fā)射區(qū)和集電區(qū)（發(fā)射區(qū)作為注入條也可再擴(kuò)散，加深摻雜濃度）。橫向 PNP晶體管的缺點(diǎn)是截止頻率較低，電流放大系數(shù)在25之間，少數(shù)可達(dá)10左右。,I2L電路的倒相管采用公共發(fā)射區(qū)的縱向NPN晶體管。它與通常的縱向NPN晶體管不同，其集電區(qū)在上方,公共發(fā)射區(qū)在下方。恒流源晶體管的發(fā)射極是一個(gè)P型注入條,橫向晶體管的基區(qū)和集電區(qū)，分別是縱向晶體管 NPN的發(fā)射區(qū)和基區(qū)。當(dāng)P型注入條加上正電壓后(I2L電路的電源)，注入條向 N型基區(qū)注入空穴，空穴渡
8、越該基區(qū)后被集電區(qū)收集。被收集在 PNP晶體管集電區(qū)的空穴有兩個(gè)可能的去向：作為NPN晶體管的基極注入電流（如果前級(jí)NPN晶體管處于截止?fàn)顟B(tài)），導(dǎo)致NPN晶體管的導(dǎo)通;作為前級(jí)NPN晶體管的集電極電流，如果前級(jí)NPN晶體管處于導(dǎo)通狀態(tài)，則該空穴電流流向前級(jí) NPN晶體管。因其飽和壓降較小，本級(jí)NPN晶體管的發(fā)射結(jié)電壓也就很小,即本級(jí)NPN晶體管處于截止?fàn)顟B(tài)（圖2）。因此，I2L電路的工作過(guò)程，實(shí)質(zhì)上就是由外部注入條注入的少數(shù)載流子在集成器件體內(nèi)轉(zhuǎn)移，引起基本門(mén)導(dǎo)通或截止。,基本電路結(jié)構(gòu)：CMOS,基本電路結(jié)構(gòu)：CMOS,MOS集成電路,數(shù)字集成電路、模擬集成電路,MOS 數(shù)字集成電路,基本電路
9、單元：,CMOS開(kāi)關(guān),CMOS反相器,IN,OUT,CMOS開(kāi)關(guān),W,W,VDD,IN,OUT,CMOS,反相器,VDD,Y,A1,A2,與非門(mén)：Y=A1A2,3.4 影響集成電路性能的因素和發(fā)展趨勢(shì),有源器件,無(wú)源器件,隔離區(qū),互連線,鈍化保護(hù)層,寄生效應(yīng)：電容、有源器件、電阻、電感,3.4 影響集成電路性能的因素和發(fā)展趨勢(shì),器件的門(mén)延遲：,遷移率,溝道長(zhǎng)度,電路的互連延遲：,線電阻（線尺寸、電阻率）,線電容（介電常數(shù)、面積）,途徑：,提高遷移率，如GeSi材料,減小溝道長(zhǎng)度,互連的類(lèi)別：,芯片內(nèi)互連、芯片間互連,長(zhǎng)線互連(Global),中等線互連,短線互連(Local),門(mén)延遲時(shí)間與溝道
10、長(zhǎng)度的關(guān)系,減小互連的途徑：,增加互連層數(shù),增大互連線截面,Cu,互連、Low K介質(zhì),多芯片模塊（MCM）,系統(tǒng)芯片（System on a chip）,減小特征尺寸、提高集成度、Cu互連、系統(tǒng)優(yōu)化設(shè)計(jì)、SOC,集成電路芯片中金屬互連線所占的面積與電路規(guī)模的關(guān)系曲線,互連線寬與互連線延遲的關(guān)系,互連技術(shù)與器件特征尺寸的縮小,（資料來(lái)源：Solidstate Technology Oct.,1998）,集成電路中的材料,小結(jié)：,Bipolar：,基區(qū)(Base)，基區(qū)寬度W,b,發(fā)射區(qū)(Emitter),收集區(qū)(Collector),NPN，PNP,共發(fā)射極特性曲線,放大倍數(shù),、,特征頻率f,T,小結(jié)：,MOS,溝道區(qū),(Channel),，,溝道長(zhǎng)度,L,，,溝道寬度,W,柵極,(Gate),源區(qū),/,源極,(Source),漏區(qū),/,漏極,(Drain),NMOS,、,PMOS,、,CMOS,閾值電壓,Vt,，,擊穿電壓,特性曲線、轉(zhuǎn)移特性曲線,泄漏電流,(,截止電流,),、驅(qū)動(dòng)電流,(,導(dǎo)通電流,),小結(jié)：器件結(jié)構(gòu),雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu),CMOS,器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu),CMOS,反相器的工作原理,IC,：,有源器件、無(wú)源器件、隔離區(qū)、互連線、鈍化保護(hù)層,作 業(yè),畫(huà)出CMOS反相器的截面圖和俯視圖,畫(huà)出雙極晶體管的截面圖和俯視圖,
微電子學(xué)Chap03
