《計算機組成原理》答案已補全.doc

《《計算機組成原理》答案已補全.doc》由會員分享，可在線閱讀，更多相關《《計算機組成原理》答案已補全.doc（17頁珍藏版）》請在裝配圖網(wǎng)上搜索。

《計算機組成原理》模擬題1 一、名詞解釋 1．總線 2．指令系統(tǒng) 3．微指令 4．溢出 二、填空題 1．按馮諾依曼設計原則，其硬件是由（）、（）、（）、（）和（）組成。 2．計算機系統(tǒng)是由（）和（）兩大部分構成。 3．計算機最主要的三大性能指標是（）、（）、和（）。 4．一個完善的指令系統(tǒng)應滿足（）、（）、（）、和（）的要求。 5．堆棧的硬件是由（）和（）構成，存取是按（）原則。 6．通?？刂破鞯脑O計可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。 7．主機與外設的連接方式有（）、（）和（）。 8．目前在微型機中主機與外設廣泛采用的信息交換方式是（）和（）。 三、簡答題 1．簡述中斷的處理過程。它與程序查詢方式有何不同點？ 2．按通道的工作方式，通道分哪幾類？簡述其特點。 3．畫圖說明存儲系統(tǒng)的層次結(jié)構，并說明各種存儲器的特點。 參考答案： 1．答案要點：中斷的處理過程大致可分為五個步驟： 1） 中斷請求 2）中斷排隊 3）中斷響應 4）中斷處理 5）中斷返回 與程序查詢方式的不同點： 1）在程序中斷方式下，CPU和外設可并行工作；而程序查詢方式下，CPU與外設是串行工作的。 2）程序中斷方式適合于對外界隨機事件的處理。而程序查詢方式不具備這樣的 能力。 2．答案要點：按通道的工作方式，通道可分為字節(jié)多路通道、選擇通道和數(shù)組多路通道三種類型。 特點：字節(jié)多路通道：1）有多個子通道，設備間可（分時）并行操作。2）數(shù)據(jù)以字節(jié)為單位交叉?zhèn)魉汀?）適合于連接大量的低速設備。 選擇通道：1）被選中的外設采用獨占方式使用通道。2）數(shù)據(jù)以成組（數(shù)據(jù)塊）方式進行傳輸。3）適合于連接高速外設。 數(shù)組多路通道：是將前二者的優(yōu)點結(jié)合在一起的一種通道結(jié)構。數(shù)組多路通道含有多個子通道，可同時執(zhí)行多個通道程序，數(shù)據(jù)以成組方式進行傳送。既具有多路并行操作能力，又有很高的數(shù)據(jù)傳輸率，可用來連接多臺中高速的外設。 3．答案要點：存儲系統(tǒng)的層次結(jié)構如圖所示： CPU 高速緩存 主存儲器 I/O控制 輔助存儲器 磁鼓 磁盤 磁帶 存儲器的特點：1）高速緩存：存放當前要執(zhí)行的程序和數(shù)據(jù)。速度快，可與CPU速度匹配；存儲容量較小。成本高。 2）主存儲器：存放正在執(zhí)行的程序和數(shù)據(jù)，CPU可直接訪問，容量較大，速度較高，每位價格介于高速緩存和輔存之間。 3）輔助存儲器：存放當前暫不參與運行的程序和數(shù)據(jù)文件，CPU不能直接訪問；容量極大而速度較低，單位成本低。 四、計算題 已知x = -0.10101,y = +0.11011，符號用雙符號位表示。 求 1．[X ]原=？ [Y]原=？ 2．[X ]補=？ [Y]補=？ 3．[X+Y]補 =？ [X-Y]補 =？ 并分別討論其溢出情況。 1）寫出補碼一位乘的運算步驟。 2）與原碼乘法運算有何不同？ 3）寫出補碼乘法運算器的基本部件。 參考答案： 已知x = -0.10101,y = +0.11011，符號用雙符號位表示。 答案要點：1．[X ]原=11.10101 [Y]原=00.11011 2．[X ]補=11.01011 [Y]補=00.11011 3．[X+Y]補 =[X ]補 +[Y]補= 11.01011+00.11011=00.00110 結(jié)果的兩個符號位相同，無溢出。 [X-Y]補 =[X ]補 +[-Y]補= 11.01011+11.00101=10.10000結(jié)果的兩個符號位不相同，為10，產(chǎn)生下溢。 2）與原碼乘法運算有何不同？ 答案要點：① 補碼乘法：運算結(jié)果的符號位無需單獨處理；而原碼乘法：結(jié)果的符號位需單獨處理。 ② 原碼乘法：位于乘數(shù)寄存器末位的乘數(shù)作為判斷位；而補碼乘法則是以乘數(shù)寄存器最末兩位作判斷位。 ③ 若乘數(shù)的有效尾數(shù)n位。原碼乘法須做n次加法，n次移位；而補碼乘法則需n+1次加法，n次移位。 3）寫出補碼乘法運算器的基本部件。 答案要點：所用的基本部件：① 存放部分積累加和的寄存器；② 存放乘數(shù)（具備移位功能）和被乘數(shù)的寄存器；③加法器；④ 移位器；⑤ 計數(shù)器。 五、設計題 采用32K32 的RAM芯片，構成128K64的存儲器。 1． 畫出存儲器的邏輯框圖。 2． 圖中標明信號線的種類、方向、條數(shù)。 參考答案： 答案要點： 六、綜合應用題 在模型機的數(shù)據(jù)通路上，對于指令ADD X(R1)，(R2)+，回答下列問題： 1．寫出指令的執(zhí)行流程。 2．寫出目的周期的全部數(shù)據(jù)通路。 參考答案： 答案要點：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：PC→MAR ↓ ST1：M→MBR→C ↓ ST2：PC+1→PC ↓ ST3：C+R1→MAR ↓ ST4：M→MBR→C ↓ DT0：R2→MAR ；R2→A選擇器，S0-3，M，DM，CPMAR ↓ DT1：M→MBR→D ；R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPD ↓ DT2：R2+1→R2 ；R2→A選擇器，S0-3，M，C0，DM，CPR2 ↓ ET0：C+D→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 《計算機組成原理》模擬題2 一、名詞解釋 1．尋址方式 2．指令周期 3．虛擬存儲器 3． 多級中斷 二、填空題 1．計算機指令的基本格式應包括（）和（）兩部分。在間接尋址方式中，地址碼部分表示的是（）；在相對尋址方式中，地址碼部分表示的是（）。 2． 按功能分類，存儲器可以分為（）、（）、（）等。 3． 源數(shù)據(jù)為10010111，若采用奇校驗，則其校驗位是（）。 4． CPU響應某中斷請求的條件是一條指令結(jié)束時且（）、（）和（）。 5． 微指令的格式有（）型微指令、（）型微指令和混合型微指令。 6． 輸入輸出設備的編址方式有（）和（）。 三、簡答題 1．試分析比較DMA方式和中斷傳送方式的異同點，說明DMA方式為什麼不能替代中斷方式。 2．何為三級存儲體系結(jié)構？分析采用這種結(jié)構的原因和優(yōu)點？ 3．簡要說明動態(tài)RAM的各種刷新方式及其特點。 參考答案： 1．答案要點：相同點：1）兩種方式均為目前在微型機中主機與外設廣泛采用的信息交換方式。 2）兩種方式下主機和外設之間均可實現(xiàn)一定程度的并行工作。 不同點：1）中斷傳送方式是通過中斷服務處理程序來完成信息交換；而DMA方式則是用硬件代替軟件來實現(xiàn)數(shù)據(jù)的傳輸。2）中斷傳送方式不僅適合于一般的信息交換，還適合對隨機事件的處理。3）DMA方式適合于高速外設和主機之間的信息交換，對高速外設采用程序中斷方式傳送數(shù)據(jù)往往回丟失數(shù)據(jù)。 DMA方式不能替代中斷方式的原因： 1）DMA方式只能用于高速外設與內(nèi)存直接交換信息，卻不能像中斷方式那樣處理隨機的異?，F(xiàn)象。2）在DMA方式的數(shù)據(jù)傳輸過程中，需用到中斷方式。 2．答案要點：把各種不同存儲容量，不同存取速度的存儲器，按一定的體系結(jié)構組織起來，使所存放的程序和數(shù)據(jù)按層次分布在各存儲器中，形成一個統(tǒng)一整體的存儲系統(tǒng)。由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統(tǒng)可以分成兩個層次，其中高速緩存和主存間稱為Cache--主存存儲層次，主存和輔存間稱為主--輔存存儲層次。這就是三級存儲體系結(jié)構。 采用Cache--主存存儲層次的原因和優(yōu)點：在速度方面，計算機的主存和CPU一直保持了大約一個數(shù)量級的差距。顯然這個差距限制了CPU速度潛力的發(fā)揮。為了彌合這個差距，設置Cache是解決存取速度的重要方法。在CPU和主存之間設置Cache，構成Cache-主存層次，則從CPU 的角度看，Cache-主存層次的速度接近于Cache，容量與每位價格則接近于主存。因此，解決了速度與成本之間的矛盾。 采用主--輔存存儲層次的原因和優(yōu)點：由于成本和工藝的原因，主存的存儲容量受到了限制，另一方面，系統(tǒng)程序、應用程序及各種信息量要求主存容量越來越大。采用“主存-輔存”存儲層次，程序員可用機器指令的地址對整個程序統(tǒng)一編址，而不必擔心程序能否在主存中放得下。虛擬空間可以比實際空間大得多。從整體看，主輔存層次的速度接近于主存的速度，容量則接近于輔存的容量，而每位平均價格也接近于廉價的輔存平均價格，從而解決了大容量和低成本間的矛盾。 3．答案要點：動態(tài)RAM的刷新方式有集中式刷新、分散式刷新、異步式刷新和透明式刷新等四種方式。 集中式刷新的特點：其優(yōu)點是系統(tǒng)的存取周期不受刷新工作的影響，讀寫操作和刷新工作在最大刷 新周期中分開進行。因此，系統(tǒng)的存取速度比較高。其缺點是進行刷新時必須停止讀、寫操作。這對主機而言是個“死區(qū)” 分散式刷新的特點：刷新工作安排在系統(tǒng)的存儲周期內(nèi)進行，對主機而言不再有“死區(qū)”。但該方式加長了系統(tǒng)的存取周期，降低了整機運算速度。因此，分散方式刷新不適用于高速存儲器。 異步式刷新的特點：結(jié)合了上述兩種方式的優(yōu)點，充分利用了最大刷新間隔。對分散式刷新而言，它減少了刷新次數(shù)；對集中方式來說，主機的“死區(qū)”又縮短很多。因此，這種方式使用得比較多。 透明式刷新的特點：該方式不占用CPU時間，對CPU而言是透明的操作；但控制線路復雜。 四、計算題 已知x = 0.1011,y = -0.1101，符號用雙符號位表示。 求 1．[X+Y]補 =？ [X-Y]補 =？ 并分別討論其溢出情況。 參考答案： 已知x = 0.1011,y = -0.1101，符號用雙符號位表示。 答案要點：1．[X+Y]補 =[X ]補 +[Y]補= 00.1011+11.0011=11.1110 ，結(jié)果的兩個符號位相同，無溢出。 [X-Y]補 =[X ]補 +[-Y]補= 00.1011+00.1101=01.1000 ，結(jié)果的兩個符號位不相同，為01，產(chǎn)生上溢。 五、設計題 采用4K8 的RAM芯片，構成32K16的存儲器。 4． 畫出存儲器的邏輯框圖，圖中標明信號線的種類、方向、條數(shù)。 2．用十六進制寫出該存儲器占用的地址空間。 參考答案： 答案要點：；該存儲器占用的地址空間：0000H----7FFFH（按字編址） 六、綜合應用題 在模型機的數(shù)據(jù)通路上，對于指令SUB X(R1)，-(R2)，回答下列問題： 1．寫出指令的執(zhí)行流程。 2．寫出目的周期的全部數(shù)據(jù)通路。 參考答案： 答案要點：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：PC→MAR ↓ ST1：M→MBR→C ↓ ST2：PC+1→PC ↓ ST3：C+R1→MAR ↓ ST4：M→MBR→C ↓ DT0：R2-1→R2； R2→A選擇器，S0-3，M，C0，DM，CPR2 ↓ DT1：R2→MAR； R2→A選擇器，S0-3，M，DM，CPMAR ↓ DT2：M→MBR→D ；R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPD ↓ ET0：D-C→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 《計算機組成原理》模擬題3 一、名詞解釋 1．基本字長 2．數(shù)據(jù)通路 3．程序中斷 5． 灰度級 二、填空題 1．計算機指令的基本格式應包括（）和（）兩部分。根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在指令中為（）尋址方式，操作數(shù)的存儲單元地址在指令中，為（）尋址方式。 2．存儲器地址譯碼電路的譯碼方式有（）和（）兩種方式。 3．（361）10 = （）2 = （）16。 4．CPU響應可屏蔽中斷應滿足的三個條件是（）、CPU允許接受中斷請求和（）。中斷周期結(jié)束后進入（）周期。 5微指令的類型通常有（）型微指令、（）型微指令和混合型微指令。 6通常控制器的設計可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。 7主機與外設的連接方式有（）、（）和（）。 8．目前在微型機中主機與外設廣泛采用的信息交換方式是（）和（）。 三、簡答題 1．簡述其中兩種補碼加減運算判別溢出方法的工作原理。 2．字節(jié)多路通道和數(shù)組多路通道有何相同點？有何不同點？ 3．CPU中設有哪些寄存器？各寄存器的位數(shù)由何因素確定？ 參考答案： 1．答案要點：以下三種方法答對其中任意兩種方法即可。 方法1：兩個符號相同的補碼數(shù)相加，如果和的符號與加數(shù)符號相反，或者符號相反的兩個補碼數(shù)相減，差的符號與減數(shù)符號相同，表明運算結(jié)果溢出。 方法2：兩個補碼數(shù)實現(xiàn)加減運算時，若最高數(shù)值位向符號位的進位值與符號位產(chǎn)生的進位輸出值不相同，則表明運算結(jié)果產(chǎn)生了溢出。 方法3：采用雙符號位方案。當兩位符號位的值不相同時，則表明運算結(jié)果產(chǎn)生了溢出。 2．答案要點：相同點：設備間可并行操作 不同點： 字節(jié)多路通道 數(shù)組多路通道 1）連接低速設備 連接中高速設備 2）以字節(jié)為單位傳送 以數(shù)據(jù)塊為單位傳送 3）設備間并行操作 一設備傳數(shù)，其它設備只作輔助操作 3．答案要點：CPU中設有的寄存器包括運算器中的通用寄存器，程序計數(shù)器PC，指令寄存器IR，存儲器地址寄存器MAR，存儲器數(shù)據(jù)寄存器MBR和狀態(tài)標志寄存器等。 PC和MAR的位數(shù)取決于要訪問的地址空間的大小。IR的位數(shù)取決于指令字長。通用寄存器及存儲器數(shù)據(jù)寄存器MBR的位數(shù)取決于操作數(shù)（或操作數(shù)地址）的基本字長。 四、計算題 1． 已知x=0.10101,y=–0.11011 用定點補碼一位乘法計算[x*y]補 ，要求寫出計算步驟。 2． 已知x=2–011ⅹ0.101100,y=2–010ⅹ（–0.100100） 用浮點規(guī)格化補碼加法求[x+y]補 （階碼、尾數(shù)均用補碼表示），要求寫出計算步驟。 參考答案： 1．已知x=0.10101,y=–0.11011。 [xy]補=1.0111001001，詳細運算步驟略。 2．[X]補=1.101，00.101100 [Y]補=1.110，11.011100 浮點補碼格式 1）判零，對階，X尾右移 階碼+1，[X]補=1.110，00.010110 求和得11.110010 2）規(guī)格化 [X+Y]尾 左移 2次 階碼-2 [X+Y]補=1.100，11.001000 無溢出 五、設計題 試選用1M 4的RAM芯片，構成4M 8的存儲器。完成下列各題： 1． 畫出存儲器連線框圖，圖中標明信號的種類、方向和信號線的條數(shù)。 2． 用十六進制寫出存儲器占用的地址空間。 參考答案： 答案要點：圖略；該存儲器占用的地址空間：000000H----3FFFFFH（按字編址） 六、綜合應用題 在模型機的數(shù)據(jù)通路上，對于指令ADD –(R1)，@(R2)+，回答下列問題： 1．寫出指令的執(zhí)行流程。 2．寫出取源操作數(shù)周期的全部數(shù)據(jù)通路。 3．與MOV–(R1)，@(R2)+的執(zhí)行流程比較有何相同點？ 參考答案： 答案要點：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：R1-1→R1 ； R1→A（或B）選擇器，S0-3，M，C0，DM，CPR1 ↓ ST1：R1→MAR ； R1→A（或B）選擇器，S0-3，M，DM，CPMAR ↓ ST2：M→MBR→C ； R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPC ↓ DT0：R2→MAR ↓ DT1：M→MBR→D ↓ DT2：R2+1→R2 ↓ DT3：D→MAR ； ↓ DT4：M→MBR→D ； ↓ ET0：C+D→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 3）與MOV -（R1），@（R2）+的執(zhí)行流程比較有何相同點： 答案要點：取指流程和取源操作數(shù)流程跟MOV –(R1)，@(R2)+完全相同。此外，其目的周期與MOV –(R1)，@(R2)+也大致相同，只是增加了一步取目的操作數(shù)流程。 第 17 頁 共 2 頁