《計(jì)算機(jī)組成原理》答案已補(bǔ)全.doc

《《計(jì)算機(jī)組成原理》答案已補(bǔ)全.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《《計(jì)算機(jī)組成原理》答案已補(bǔ)全.doc（17頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

《計(jì)算機(jī)組成原理》模擬題1 一、名詞解釋 1．總線 2．指令系統(tǒng) 3．微指令 4．溢出 二、填空題 1．按馮諾依曼設(shè)計(jì)原則，其硬件是由（）、（）、（）、（）和（）組成。 2．計(jì)算機(jī)系統(tǒng)是由（）和（）兩大部分構(gòu)成。 3．計(jì)算機(jī)最主要的三大性能指標(biāo)是（）、（）、和（）。 4．一個(gè)完善的指令系統(tǒng)應(yīng)滿(mǎn)足（）、（）、（）、和（）的要求。 5．堆棧的硬件是由（）和（）構(gòu)成，存取是按（）原則。 6．通常控制器的設(shè)計(jì)可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。 7．主機(jī)與外設(shè)的連接方式有（）、（）和（）。 8．目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的信息交換方式是（）和（）。 三、簡(jiǎn)答題 1．簡(jiǎn)述中斷的處理過(guò)程。它與程序查詢(xún)方式有何不同點(diǎn)？ 2．按通道的工作方式，通道分哪幾類(lèi)？簡(jiǎn)述其特點(diǎn)。 3．畫(huà)圖說(shuō)明存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)，并說(shuō)明各種存儲(chǔ)器的特點(diǎn)。 參考答案： 1．答案要點(diǎn)：中斷的處理過(guò)程大致可分為五個(gè)步驟： 1） 中斷請(qǐng)求 2）中斷排隊(duì) 3）中斷響應(yīng) 4）中斷處理 5）中斷返回 與程序查詢(xún)方式的不同點(diǎn)： 1）在程序中斷方式下，CPU和外設(shè)可并行工作；而程序查詢(xún)方式下，CPU與外設(shè)是串行工作的。 2）程序中斷方式適合于對(duì)外界隨機(jī)事件的處理。而程序查詢(xún)方式不具備這樣的 能力。 2．答案要點(diǎn)：按通道的工作方式，通道可分為字節(jié)多路通道、選擇通道和數(shù)組多路通道三種類(lèi)型。 特點(diǎn)：字節(jié)多路通道：1）有多個(gè)子通道，設(shè)備間可（分時(shí)）并行操作。2）數(shù)據(jù)以字節(jié)為單位交叉?zhèn)魉汀?）適合于連接大量的低速設(shè)備。 選擇通道：1）被選中的外設(shè)采用獨(dú)占方式使用通道。2）數(shù)據(jù)以成組（數(shù)據(jù)塊）方式進(jìn)行傳輸。3）適合于連接高速外設(shè)。 數(shù)組多路通道：是將前二者的優(yōu)點(diǎn)結(jié)合在一起的一種通道結(jié)構(gòu)。數(shù)組多路通道含有多個(gè)子通道，可同時(shí)執(zhí)行多個(gè)通道程序，數(shù)據(jù)以成組方式進(jìn)行傳送。既具有多路并行操作能力，又有很高的數(shù)據(jù)傳輸率，可用來(lái)連接多臺(tái)中高速的外設(shè)。 3．答案要點(diǎn)：存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)如圖所示： CPU 高速緩存 主存儲(chǔ)器 I/O控制 輔助存儲(chǔ)器 磁鼓 磁盤(pán) 磁帶 存儲(chǔ)器的特點(diǎn)：1）高速緩存：存放當(dāng)前要執(zhí)行的程序和數(shù)據(jù)。速度快，可與CPU速度匹配；存儲(chǔ)容量較小。成本高。 2）主存儲(chǔ)器：存放正在執(zhí)行的程序和數(shù)據(jù)，CPU可直接訪問(wèn)，容量較大，速度較高，每位價(jià)格介于高速緩存和輔存之間。 3）輔助存儲(chǔ)器：存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)文件，CPU不能直接訪問(wèn)；容量極大而速度較低，單位成本低。 四、計(jì)算題 已知x = -0.10101,y = +0.11011，符號(hào)用雙符號(hào)位表示。 求 1．[X ]原=？ [Y]原=？ 2．[X ]補(bǔ)=？ [Y]補(bǔ)=？ 3．[X+Y]補(bǔ) =？ [X-Y]補(bǔ) =？ 并分別討論其溢出情況。 1）寫(xiě)出補(bǔ)碼一位乘的運(yùn)算步驟。 2）與原碼乘法運(yùn)算有何不同？ 3）寫(xiě)出補(bǔ)碼乘法運(yùn)算器的基本部件。 參考答案： 已知x = -0.10101,y = +0.11011，符號(hào)用雙符號(hào)位表示。 答案要點(diǎn)：1．[X ]原=11.10101 [Y]原=00.11011 2．[X ]補(bǔ)=11.01011 [Y]補(bǔ)=00.11011 3．[X+Y]補(bǔ) =[X ]補(bǔ) +[Y]補(bǔ)= 11.01011+00.11011=00.00110 結(jié)果的兩個(gè)符號(hào)位相同，無(wú)溢出。 [X-Y]補(bǔ) =[X ]補(bǔ) +[-Y]補(bǔ)= 11.01011+11.00101=10.10000結(jié)果的兩個(gè)符號(hào)位不相同，為10，產(chǎn)生下溢。 2）與原碼乘法運(yùn)算有何不同？ 答案要點(diǎn)：① 補(bǔ)碼乘法：運(yùn)算結(jié)果的符號(hào)位無(wú)需單獨(dú)處理；而原碼乘法：結(jié)果的符號(hào)位需單獨(dú)處理。 ② 原碼乘法：位于乘數(shù)寄存器末位的乘數(shù)作為判斷位；而補(bǔ)碼乘法則是以乘數(shù)寄存器最末兩位作判斷位。 ③ 若乘數(shù)的有效尾數(shù)n位。原碼乘法須做n次加法，n次移位；而補(bǔ)碼乘法則需n+1次加法，n次移位。 3）寫(xiě)出補(bǔ)碼乘法運(yùn)算器的基本部件。 答案要點(diǎn)：所用的基本部件：① 存放部分積累加和的寄存器；② 存放乘數(shù)（具備移位功能）和被乘數(shù)的寄存器；③加法器；④ 移位器；⑤ 計(jì)數(shù)器。 五、設(shè)計(jì)題 采用32K32 的RAM芯片，構(gòu)成128K64的存儲(chǔ)器。 1． 畫(huà)出存儲(chǔ)器的邏輯框圖。 2． 圖中標(biāo)明信號(hào)線的種類(lèi)、方向、條數(shù)。 參考答案： 答案要點(diǎn)： 六、綜合應(yīng)用題 在模型機(jī)的數(shù)據(jù)通路上，對(duì)于指令A(yù)DD X(R1)，(R2)+，回答下列問(wèn)題： 1．寫(xiě)出指令的執(zhí)行流程。 2．寫(xiě)出目的周期的全部數(shù)據(jù)通路。 參考答案： 答案要點(diǎn)：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：PC→MAR ↓ ST1：M→MBR→C ↓ ST2：PC+1→PC ↓ ST3：C+R1→MAR ↓ ST4：M→MBR→C ↓ DT0：R2→MAR ；R2→A選擇器，S0-3，M，DM，CPMAR ↓ DT1：M→MBR→D ；R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPD ↓ DT2：R2+1→R2 ；R2→A選擇器，S0-3，M，C0，DM，CPR2 ↓ ET0：C+D→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 《計(jì)算機(jī)組成原理》模擬題2 一、名詞解釋 1．尋址方式 2．指令周期 3．虛擬存儲(chǔ)器 3． 多級(jí)中斷 二、填空題 1．計(jì)算機(jī)指令的基本格式應(yīng)包括（）和（）兩部分。在間接尋址方式中，地址碼部分表示的是（）；在相對(duì)尋址方式中，地址碼部分表示的是（）。 2． 按功能分類(lèi)，存儲(chǔ)器可以分為（）、（）、（）等。 3． 源數(shù)據(jù)為10010111，若采用奇校驗(yàn)，則其校驗(yàn)位是（）。 4． CPU響應(yīng)某中斷請(qǐng)求的條件是一條指令結(jié)束時(shí)且（）、（）和（）。 5． 微指令的格式有（）型微指令、（）型微指令和混合型微指令。 6． 輸入輸出設(shè)備的編址方式有（）和（）。 三、簡(jiǎn)答題 1．試分析比較DMA方式和中斷傳送方式的異同點(diǎn)，說(shuō)明DMA方式為什麼不能替代中斷方式。 2．何為三級(jí)存儲(chǔ)體系結(jié)構(gòu)？分析采用這種結(jié)構(gòu)的原因和優(yōu)點(diǎn)？ 3．簡(jiǎn)要說(shuō)明動(dòng)態(tài)RAM的各種刷新方式及其特點(diǎn)。 參考答案： 1．答案要點(diǎn)：相同點(diǎn)：1）兩種方式均為目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的信息交換方式。 2）兩種方式下主機(jī)和外設(shè)之間均可實(shí)現(xiàn)一定程度的并行工作。 不同點(diǎn)：1）中斷傳送方式是通過(guò)中斷服務(wù)處理程序來(lái)完成信息交換；而DMA方式則是用硬件代替軟件來(lái)實(shí)現(xiàn)數(shù)據(jù)的傳輸。2）中斷傳送方式不僅適合于一般的信息交換，還適合對(duì)隨機(jī)事件的處理。3）DMA方式適合于高速外設(shè)和主機(jī)之間的信息交換，對(duì)高速外設(shè)采用程序中斷方式傳送數(shù)據(jù)往往回丟失數(shù)據(jù)。 DMA方式不能替代中斷方式的原因： 1）DMA方式只能用于高速外設(shè)與內(nèi)存直接交換信息，卻不能像中斷方式那樣處理隨機(jī)的異常現(xiàn)象。2）在DMA方式的數(shù)據(jù)傳輸過(guò)程中，需用到中斷方式。 2．答案要點(diǎn)：把各種不同存儲(chǔ)容量，不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來(lái)，使所存放的程序和數(shù)據(jù)按層次分布在各存儲(chǔ)器中，形成一個(gè)統(tǒng)一整體的存儲(chǔ)系統(tǒng)。由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分成兩個(gè)層次，其中高速緩存和主存間稱(chēng)為Cache--主存存儲(chǔ)層次，主存和輔存間稱(chēng)為主--輔存存儲(chǔ)層次。這就是三級(jí)存儲(chǔ)體系結(jié)構(gòu)。 采用Cache--主存存儲(chǔ)層次的原因和優(yōu)點(diǎn)：在速度方面，計(jì)算機(jī)的主存和CPU一直保持了大約一個(gè)數(shù)量級(jí)的差距。顯然這個(gè)差距限制了CPU速度潛力的發(fā)揮。為了彌合這個(gè)差距，設(shè)置Cache是解決存取速度的重要方法。在CPU和主存之間設(shè)置Cache，構(gòu)成Cache-主存層次，則從CPU 的角度看，Cache-主存層次的速度接近于Cache，容量與每位價(jià)格則接近于主存。因此，解決了速度與成本之間的矛盾。 采用主--輔存存儲(chǔ)層次的原因和優(yōu)點(diǎn)：由于成本和工藝的原因，主存的存儲(chǔ)容量受到了限制，另一方面，系統(tǒng)程序、應(yīng)用程序及各種信息量要求主存容量越來(lái)越大。采用“主存-輔存”存儲(chǔ)層次，程序員可用機(jī)器指令的地址對(duì)整個(gè)程序統(tǒng)一編址，而不必?fù)?dān)心程序能否在主存中放得下。虛擬空間可以比實(shí)際空間大得多。從整體看，主輔存層次的速度接近于主存的速度，容量則接近于輔存的容量，而每位平均價(jià)格也接近于廉價(jià)的輔存平均價(jià)格，從而解決了大容量和低成本間的矛盾。 3．答案要點(diǎn)：動(dòng)態(tài)RAM的刷新方式有集中式刷新、分散式刷新、異步式刷新和透明式刷新等四種方式。 集中式刷新的特點(diǎn)：其優(yōu)點(diǎn)是系統(tǒng)的存取周期不受刷新工作的影響，讀寫(xiě)操作和刷新工作在最大刷 新周期中分開(kāi)進(jìn)行。因此，系統(tǒng)的存取速度比較高。其缺點(diǎn)是進(jìn)行刷新時(shí)必須停止讀、寫(xiě)操作。這對(duì)主機(jī)而言是個(gè)“死區(qū)” 分散式刷新的特點(diǎn)：刷新工作安排在系統(tǒng)的存儲(chǔ)周期內(nèi)進(jìn)行，對(duì)主機(jī)而言不再有“死區(qū)”。但該方式加長(zhǎng)了系統(tǒng)的存取周期，降低了整機(jī)運(yùn)算速度。因此，分散方式刷新不適用于高速存儲(chǔ)器。 異步式刷新的特點(diǎn)：結(jié)合了上述兩種方式的優(yōu)點(diǎn)，充分利用了最大刷新間隔。對(duì)分散式刷新而言，它減少了刷新次數(shù)；對(duì)集中方式來(lái)說(shuō)，主機(jī)的“死區(qū)”又縮短很多。因此，這種方式使用得比較多。 透明式刷新的特點(diǎn)：該方式不占用CPU時(shí)間，對(duì)CPU而言是透明的操作；但控制線路復(fù)雜。 四、計(jì)算題 已知x = 0.1011,y = -0.1101，符號(hào)用雙符號(hào)位表示。 求 1．[X+Y]補(bǔ) =？ [X-Y]補(bǔ) =？ 并分別討論其溢出情況。 參考答案： 已知x = 0.1011,y = -0.1101，符號(hào)用雙符號(hào)位表示。 答案要點(diǎn)：1．[X+Y]補(bǔ) =[X ]補(bǔ) +[Y]補(bǔ)= 00.1011+11.0011=11.1110 ，結(jié)果的兩個(gè)符號(hào)位相同，無(wú)溢出。 [X-Y]補(bǔ) =[X ]補(bǔ) +[-Y]補(bǔ)= 00.1011+00.1101=01.1000 ，結(jié)果的兩個(gè)符號(hào)位不相同，為01，產(chǎn)生上溢。 五、設(shè)計(jì)題 采用4K8 的RAM芯片，構(gòu)成32K16的存儲(chǔ)器。 4． 畫(huà)出存儲(chǔ)器的邏輯框圖，圖中標(biāo)明信號(hào)線的種類(lèi)、方向、條數(shù)。 2．用十六進(jìn)制寫(xiě)出該存儲(chǔ)器占用的地址空間。 參考答案： 答案要點(diǎn)：；該存儲(chǔ)器占用的地址空間：0000H----7FFFH（按字編址） 六、綜合應(yīng)用題 在模型機(jī)的數(shù)據(jù)通路上，對(duì)于指令SUB X(R1)，-(R2)，回答下列問(wèn)題： 1．寫(xiě)出指令的執(zhí)行流程。 2．寫(xiě)出目的周期的全部數(shù)據(jù)通路。 參考答案： 答案要點(diǎn)：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：PC→MAR ↓ ST1：M→MBR→C ↓ ST2：PC+1→PC ↓ ST3：C+R1→MAR ↓ ST4：M→MBR→C ↓ DT0：R2-1→R2； R2→A選擇器，S0-3，M，C0，DM，CPR2 ↓ DT1：R2→MAR； R2→A選擇器，S0-3，M，DM，CPMAR ↓ DT2：M→MBR→D ；R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPD ↓ ET0：D-C→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 《計(jì)算機(jī)組成原理》模擬題3 一、名詞解釋 1．基本字長(zhǎng) 2．?dāng)?shù)據(jù)通路 3．程序中斷 5． 灰度級(jí) 二、填空題 1．計(jì)算機(jī)指令的基本格式應(yīng)包括（）和（）兩部分。根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在指令中為（）尋址方式，操作數(shù)的存儲(chǔ)單元地址在指令中，為（）尋址方式。 2．存儲(chǔ)器地址譯碼電路的譯碼方式有（）和（）兩種方式。 3．（361）10 = （）2 = （）16。 4．CPU響應(yīng)可屏蔽中斷應(yīng)滿(mǎn)足的三個(gè)條件是（）、CPU允許接受中斷請(qǐng)求和（）。中斷周期結(jié)束后進(jìn)入（）周期。 5微指令的類(lèi)型通常有（）型微指令、（）型微指令和混合型微指令。 6通常控制器的設(shè)計(jì)可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。 7主機(jī)與外設(shè)的連接方式有（）、（）和（）。 8．目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的信息交換方式是（）和（）。 三、簡(jiǎn)答題 1．簡(jiǎn)述其中兩種補(bǔ)碼加減運(yùn)算判別溢出方法的工作原理。 2．字節(jié)多路通道和數(shù)組多路通道有何相同點(diǎn)？有何不同點(diǎn)？ 3．CPU中設(shè)有哪些寄存器？各寄存器的位數(shù)由何因素確定？ 參考答案： 1．答案要點(diǎn)：以下三種方法答對(duì)其中任意兩種方法即可。 方法1：兩個(gè)符號(hào)相同的補(bǔ)碼數(shù)相加，如果和的符號(hào)與加數(shù)符號(hào)相反，或者符號(hào)相反的兩個(gè)補(bǔ)碼數(shù)相減，差的符號(hào)與減數(shù)符號(hào)相同，表明運(yùn)算結(jié)果溢出。 方法2：兩個(gè)補(bǔ)碼數(shù)實(shí)現(xiàn)加減運(yùn)算時(shí)，若最高數(shù)值位向符號(hào)位的進(jìn)位值與符號(hào)位產(chǎn)生的進(jìn)位輸出值不相同，則表明運(yùn)算結(jié)果產(chǎn)生了溢出。 方法3：采用雙符號(hào)位方案。當(dāng)兩位符號(hào)位的值不相同時(shí)，則表明運(yùn)算結(jié)果產(chǎn)生了溢出。 2．答案要點(diǎn)：相同點(diǎn)：設(shè)備間可并行操作 不同點(diǎn)： 字節(jié)多路通道 數(shù)組多路通道 1）連接低速設(shè)備 連接中高速設(shè)備 2）以字節(jié)為單位傳送 以數(shù)據(jù)塊為單位傳送 3）設(shè)備間并行操作 一設(shè)備傳數(shù)，其它設(shè)備只作輔助操作 3．答案要點(diǎn)：CPU中設(shè)有的寄存器包括運(yùn)算器中的通用寄存器，程序計(jì)數(shù)器PC，指令寄存器IR，存儲(chǔ)器地址寄存器MAR，存儲(chǔ)器數(shù)據(jù)寄存器MBR和狀態(tài)標(biāo)志寄存器等。 PC和MAR的位數(shù)取決于要訪問(wèn)的地址空間的大小。IR的位數(shù)取決于指令字長(zhǎng)。通用寄存器及存儲(chǔ)器數(shù)據(jù)寄存器MBR的位數(shù)取決于操作數(shù)（或操作數(shù)地址）的基本字長(zhǎng)。 四、計(jì)算題 1． 已知x=0.10101,y=–0.11011 用定點(diǎn)補(bǔ)碼一位乘法計(jì)算[x*y]補(bǔ) ，要求寫(xiě)出計(jì)算步驟。 2． 已知x=2–011ⅹ0.101100,y=2–010ⅹ（–0.100100） 用浮點(diǎn)規(guī)格化補(bǔ)碼加法求[x+y]補(bǔ) （階碼、尾數(shù)均用補(bǔ)碼表示），要求寫(xiě)出計(jì)算步驟。 參考答案： 1．已知x=0.10101,y=–0.11011。 [xy]補(bǔ)=1.0111001001，詳細(xì)運(yùn)算步驟略。 2．[X]補(bǔ)=1.101，00.101100 [Y]補(bǔ)=1.110，11.011100 浮點(diǎn)補(bǔ)碼格式 1）判零，對(duì)階，X尾右移 階碼+1，[X]補(bǔ)=1.110，00.010110 求和得11.110010 2）規(guī)格化 [X+Y]尾 左移 2次 階碼-2 [X+Y]補(bǔ)=1.100，11.001000 無(wú)溢出 五、設(shè)計(jì)題 試選用1M 4的RAM芯片，構(gòu)成4M 8的存儲(chǔ)器。完成下列各題： 1． 畫(huà)出存儲(chǔ)器連線框圖，圖中標(biāo)明信號(hào)的種類(lèi)、方向和信號(hào)線的條數(shù)。 2． 用十六進(jìn)制寫(xiě)出存儲(chǔ)器占用的地址空間。 參考答案： 答案要點(diǎn)：圖略；該存儲(chǔ)器占用的地址空間：000000H----3FFFFFH（按字編址） 六、綜合應(yīng)用題 在模型機(jī)的數(shù)據(jù)通路上，對(duì)于指令A(yù)DD –(R1)，@(R2)+，回答下列問(wèn)題： 1．寫(xiě)出指令的執(zhí)行流程。 2．寫(xiě)出取源操作數(shù)周期的全部數(shù)據(jù)通路。 3．與MOV–(R1)，@(R2)+的執(zhí)行流程比較有何相同點(diǎn)？ 參考答案： 答案要點(diǎn)：1、2）指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路： ↓ FT0：M→MBR→IR ↓ FT1：PC+1→PC ↓ ST0：R1-1→R1 ； R1→A（或B）選擇器，S0-3，M，C0，DM，CPR1 ↓ ST1：R1→MAR ； R1→A（或B）選擇器，S0-3，M，DM，CPMAR ↓ ST2：M→MBR→C ； R/W，SMBR，MBR→B選擇器，S0-3，M，DM，CPC ↓ DT0：R2→MAR ↓ DT1：M→MBR→D ↓ DT2：R2+1→R2 ↓ DT3：D→MAR ； ↓ DT4：M→MBR→D ； ↓ ET0：C+D→MBR ↓ ET1：MBR→M ↓ ET2：PC→MAR 3）與MOV -（R1），@（R2）+的執(zhí)行流程比較有何相同點(diǎn)： 答案要點(diǎn)：取指流程和取源操作數(shù)流程跟MOV –(R1)，@(R2)+完全相同。此外，其目的周期與MOV –(R1)，@(R2)+也大致相同，只是增加了一步取目的操作數(shù)流程。 第 17 頁(yè) 共 2 頁(yè)